This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

MAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

THIS PAGE BLANK (USPTO)

SEMICONDUCTOR SUBSTRATE AND ITS MAXIUFACTURE

SEMICONDUCTOR SUBSTIRATE AND ITIS

Patent Number:

JP5251339

Publication date:

1993-09-28

Inventor(s):

KATO KIYOKO; others: 02

Applicant(s):

FUJITSU LTD

Requested Patent:

JP5251339

Application Number: JP19920024917 19920212

Priority Number(s):

IPC Classification:

H01L21/20

EC Classification:

EC Classification:

Equivalents:

Abstract

PURPOSE: To provide a semiconductor substrate wherein its mechanical strength is high, its cost is low and its crystallinity is excellent regarding the semiconductor substrate and its manufacturing method which are used to grow a compound semiconductor crystal. CONSTITUTION: An SiO2 film 2 in which an opening 3 has been made is formed on an Si single-crystal substrate 1; a GaAs single-crystal layer 5 is grown selectively, by an ALE method, on a seed 4 which is exposed on the bottom of the opening 3; a GaAs single crystal 6 is formed, by an LEP method, on the GaAs single-crystal layer 5. Alternatively, an SiO2 film 2 in which an opening 3 has been made is former on an Gi single-crystal substrate 1; a selectivegrowth Gaps single-crystal layer 7 is formed, by a first growth condition, on a seed 4 which is exposed on the bottom of the opening 3; GaAs is deposited, by a second growth condition, on the whole surface; a nonselective-growth GaAs single-crystal layer 8 is formed on the selectivegrowth GaAS single-crystal layer 7; a nonselective-growth polycrystalline layer 9 is formed on the SiO2 film 2. After that, the temperature is raised; the whole of the nonselective- growth polycrystalline layer 9 is changed to a single crystal by making use of the nonselective-growth GaAs single-crystal layer 8 as a seed.



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-251339

(43)公開日 平成5年(1993)9月28日

(51) Int.Cl.⁵

識別記号

庁内整理番号

FΙ

技術表示箇所

H01L 21/20

9171 - 4M

// H 0 1 L 21/203

M 8422-4M

審査請求 未請求 請求項の数8(全 9 頁)

(21)出顧番号

特願平4-24917

(22)出願日

平成4年(1992)2月12日

(31)優先権主張番号

特願平3-204231

(32)優先日

平3 (1991) 8月14日

(33)優先権主張国

日本(JP)

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(72)発明者 加藤 清子

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72)発明者 北原 邦紀

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72)発明者 中井 健弥

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74)代理人 弁理士 柏谷 昭司 (外1名)


(54) 【発明の名称】 半導体基板およびその製造方法


(57)【要約】

【目的】 化合物半導体結晶を成長させるための半導体 基板およびその製造方法に関し、機械的強度が高く、安 価で、結晶性が優れた半導体基板を提供する。

【構成】 Si単結晶基板1の上に開口3を設けたSi〇2 膜2を形成し、その開口3の底に露出するシード4の上にALE法によってGaAs単結晶層5を選択的に成長し、このGaAs単結晶層5の上にLEP法によってGaAs単結晶6を形成する。また、Si単結晶基板1の上に開口3を設けたSi〇2 膜2を形成し、その関口3の底に露出するシード4の上に第1の成長条件によって選択成長GaAs単結晶層7を形成し、第2の成長条件によって全面にGaAsを堆積して、選択成長GaAs単結晶層7の上に非選択成長GaAs単結晶層9を形成し、その後温度を上げて非選択成長の名を単結晶層9を形成し、その後温度を上げて非選択成長の名と単結晶層8をシードにして非選択成長多結晶層9全体を単結晶層8をシードにして非選択成長多結晶層9全体を単結晶層8をシードにして非選択成長多結晶層9全体を単結晶層

本発明の半導体基板の製造方法の原理説明図





1

【特許請求の範囲】

【請求項1】 第1の半導体からなる基板の上に開口を もつ絶縁膜を形成する工程と、該絶縁膜の開口内に露出 した第1の半導体からなる基板の上に原子層エピタキシ 一(ALE)法により第2の半導体からなる単結晶層を 選択的に成長する工程と、該第2の半導体からなる単結 晶層の上から該絶縁膜の上に延在して液相エピタキシー (LPE) 法によって第3の半導体からなる単結晶を成 長する工程を含むことを特徴とする半導体基板の製造方 法。

【請求項2】 第1の半導体がシリコンであり、第2の 半導体からなる単結晶層が、第1の半導体と接するシリ コンと格子定数が近似した化合物半導体からなる単結晶 層と、その上に形成された格子定数がシリコンの格子定 数と異なる化合物半導体からなる単結晶層の2層によっ て構成されていて、それぞれの層が原子層エピタキシー (ALE) 法によって形成され、第3の半導体が格子定 数がシリコンの格子定数と異なる化合物半導体であるこ とを特長とする請求項2記載の半導体基板の製造方法。

【請求項3】 第1の半導体からなる基板上にエッチン 20 グ特性が異なる第1の絶縁膜と第2の絶縁膜をこの順序 で形成する工程と、該第1の絶縁膜と第2の絶縁膜に開 口を形成する工程と、該関口内に露出した半導体基板上 から該第2の絶縁膜の表面にかけて原子層エピタキシー (ALE) 法により第2の半導体層を成長する工程と、 該第2絶縁膜をこの表面に堆積された第2の半導体層と ともに選択的にエッチング除去する工程と、該開口内に 残された第2の半導体からなる単結晶層の上から該第1 の絶縁膜の上に延在する第3の半導体からなる単結晶層 を液相エピタキシー (LPE) 法によって成長する工程 30 を含むことを特徴とする半導体基板の製造方法。

【請求項4】 第1の半導体からなる基板上に開口をも つ絶縁膜を形成する工程と、該開口内に露出した第1の 半導体からなる基板上に原子層エピタキシー(ALE) 法により第2の半導体からなる単結晶層を成長する工程 と、該第2の半導体からなる単結晶層の上に該絶縁膜の 上に突出する第3の半導体からなるリッジ状のシードを 形成する工程と、該リッジ状のシードから該絶縁膜の上 に延在する第3の半導体からなる単結晶を液相エピタキ シー (LPE) 法によって形成する工程を含むことを特 40 徴とする半導体基板の製造方法。

【請求項5】 第1の半導体からなる基板の上に開口を もつ絶縁膜を形成する工程と、第1の成長条件で該絶縁 膜の開口内に露出した第1の半導体からなる基板の上に 第2の半導体からなる単結晶層を選択的に成長する工程 と、第2の成長条件で該第2の半導体からなる単結晶層 の上に第2の半導体からなる単結晶層または多結晶層あ るいはアモルファス層を、また、該絶縁膜の上には多結 晶層またはアモルファス層を成長する工程と、該絶縁膜 の開口内に第1の成長条件で成長した第2の半導体から 50 性の改善が難しいこと、等の難点を持っている。

なる単結晶層、または、該第2の半導体からなる単結晶 層の上に第2の成長条件で成長した第2の半導体からな る単結晶層をシードとして隣接する多結晶層あるいはア モルファス層を再結晶化する工程を含むことを特徴とす る半導体基板の製造方法。

2

【請求項6】 GaAsまたはGaを含む化合物半導体 層を成長する場合、III族元素を含む原料ガスとV族 元素を含む原料ガスを交互に供給する原子層エピタキシ ー(ALE)法を用い、第1の成長条件においてIII 10 族元素を含む原料ガスとしてトリメチルガリウム (TM G)を用い、第2の成長条件として同じ成長方法でII I 族元素を含む原料ガスとしてトリエチルガリウム (T EGa)を用いることを特徴とする請求項5に記載の半 導体基板の製造方法。

【請求項7】 絶縁膜の開口内に第1の成長条件で成長 した第2の半導体からなる単結晶層、または、該第2の 半導体からなる単結晶層の上に第2の成長条件で成長し た第2の半導体からなる単結晶層をシードとして隣接す る多結晶層あるいはアモルファス層を再結晶化する工程 -を、帯域溶融再結晶化法によって行うことを特徴とする 請求項5に記載の半導体基板の製造方法。

【請求項8】 第1の半導体からなる基板の上の絶縁膜 の開口内に第1の成長条件で第2の半導体からなる単結 晶層を選択的に成長する工程と、第2の成長条件で該第 2の半導体からなる単結晶層の上に第2の半導体からな る単結晶層または多結晶層あるいはアモルファス層を、 また、該絶縁膜の上に多結晶層またはアモルファス層を 成長する工程と、該絶縁膜の開口内に第1の成長条件で 成長した第2の半導体からなる単結晶層、または、該第 2の半導体からなる単結晶層の上に第2の成長条件で成 長した第2の半導体からなる単結晶層をシードとして隣 接する多結晶層あるいはアモルファス層を再結晶化する 工程を、帯域溶融再結晶化装置内で行うことを特徴とす る請求項5に記載の半導体基板の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、光半導体装置、高速半 導体装置等に用いる化合物半導体結晶を成長させるため の半導体基板およびその製造方法に関する。

[0002]

【従来の技術】従来、光半導体装置、高速半導体装置等 に用いる化合物半導体結晶基板は、引上げ法、プリッジ マン法等により製造したInP、GaAs等の2元化合 物半導体のインゴットを薄板状にスライスしたものを使 用していた。

【0003】しかし、これらの材料は世界的に埋蔵量が 少ないため製造コストが高いこと、機械的強度が弱く半 導体ウェハの大口径化に適しないこと、蒸気圧の異なる 2種類以上の元素からなる結晶であるため、基板の結晶

【0004】そこで、従来から、上記の難点をもたない シリコン(Si)の基板上に、有機金属気相エピタキシ 一法(MOVPE法)、分子ピームエピタキシー法(M BE法) 等でInP、GaAs等の化合物半導体を成長 した半導体基板を用いることによって、製造コストを下 げ、基板の機械的強度を高くすることが試みられてい る。

【0005】上記のどちらの方法も、Si基板上に50 0℃以下の温度で多結晶またはアモルファス状のGaA s 等の化合物半導体を成長し、その後温度を上げて単結 10 晶化して厚さ数μmオーダーの単結晶層を形成する、い わゆる二段成長法を採用している。

[0006]

【発明が解決しようとする課題】ところが、上記のよう にSi基板の上にGaAs等の所望の化合物半導体を結 晶成長して製造した結晶表面には、多数の格子欠陥が存 在していること、および、結晶表面の平坦化が悪いこと 等の問題があり、このように製造した半導体基板の上に 結晶性が優れた結晶層を成長することは困難であった。

する場合には10°Ωcm程度の比抵抗をもつ単結晶層 が得られるが、Si基板の比抵抗は高々10°Ωcm程 度であるため、Si基板上にGaAs単結晶を成長した 基板を用いてMESFETやHEMT等のブレーナ型半 導体装置を製造すると、基板への電流リークが生じると いう問題があった。また、GaAsエピタキシャル層も GaAs基板に比べると比抵抗が2桁以上小さいために 集積回路装置を形成すると素子間の絶縁が充分でなく、 そのための障害がしばしば生じることになる。

【0008】また、従来から、基板や基板の上に形成さ れた絶縁性の膜の上に目的とする半導体単結晶層を成長 する方法、あるいは、基板上に形成された絶縁膜の開口 の底に露出する基板の表面に目的とする半導体単結晶層 を成長する方法が知られているが、GaAsとSiのよ うに格子定数が大きく異なる(4%)組合せに適用する ことは容易ではない。

【0009】したがって、本発明は、光半導体装置、高 速半導体装置等に用いる、機械的強度が高く、安価で、 結晶性が優れた、基板と単結晶層の間に絶縁膜を介在さ せた化合物半導体基板を提供することを目的とする。

[0010]

【課題を解決するための手段】本発明にかかる半導体基 板の製造方法においては、第1の半導体からなる基板の 上に開口をもつ絶縁膜を形成する工程と、該絶縁膜の開 口内に露出した第1の半導体からなる基板の上に原子層 エピタキシー(ALE)法により第2の半導体からなる 単結晶層を選択的に成長する工程と、該第2の半導体か らなる単結晶層の上から該絶縁膜の上に延在して液相工 ピタキシー (LPE) 法によって第3の半導体からなる 単結晶を成長する工程を採用した。

【0011】また、本発明にかかる半導体基板の製造方 法においては、第1の半導体からなる基板の上に開口を もつ絶縁膜を形成する工程と、第1の成長条件で該絶縁 膜の開口内に露出した第1の半導体からなる基板の上に 第2の半導体からなる単結晶層を選択的に成長する工程 と、第2の成長条件で該第2の半導体からなる単結晶層 の上に第2の半導体からなる単結晶層または多結晶層あ るいはアモルファス層を、また、該絶縁膜の上には多結 晶層またはアモルファス層を成長する工程と、該絶縁膜 の開口内に第1の成長条件で成長した第2の半導体から なる単結晶層、または、該第2の半導体からなる単結晶 層の上に第2の成長条件で成長した第2の半導体からな る単結晶層をシードとして隣接する多結晶層あるいはア モルファス層を再結晶化する工程を採用した。

[0012]

【作用】本発明のように、機械的強度が高く、安価なS i等の半導体基板上に、閉口を有するA1N膜、SIO 2 膜等の絶縁膜を形成し、この開口内の半導体基板上に 原子層エピタキシー法(ALE法)によって化合物半導 【0007】また、GaAs基板上にGaAs層を形成 20 体単結晶を成長し、このALE法によって成長した単結 晶層の表面からこの絶縁膜の上に延在する化合物半導体 単結晶層を液相エピタキシー法(LPE法)を適用して 成長することによって、広い面積を有し、機械的強度が 高く、平坦性が優れ、かつ、安価な化合物半導体基板を 得ることができる。

> 【0013】また、本発明のように、基板の上に形成さ れた絶縁膜の閉口内に目的とする半導体の単結晶層を選 択的に成長し、その後この単結晶層および絶縁膜の上に 単結晶層または多結晶層あるいはアモルファス層を成長 し、その後、温度を上げて絶縁膜の閉口内の単結晶層を シードとして再結晶化することによって、上記のように 面積が広く、機械的強度が高く、平坦性が優れ、安価な 化合物半導体基板を得ることができる。

【0014】この化合物半導体基板の製造方法の原理を 説明する。図1(A),(B)は、本発明の半導体基板 の製造方法の原理説明図である。この図において、1は Si単結晶基板、2はSi〇2 膜、3は開口、4はライ ンシード、5はGaAs単結晶層(ALE)、6はGa As単結晶層(LPE)、7は選択成長GaAs単結晶 40 層、8は非選択成長GaAs単結晶層、9は非選択成長 GaAs多結晶層である。

【0015】本発明の第1の原理においては、図1 (A) に示されているように、Si単結晶基板1の上 に、SiOz 膜2を形成し、このSiOz 膜2にライン 状の開口3を設け、この開口3の底に51単結晶基板1 の表面を露出させて、結晶成長の種となるラインシード 4を形成し、次いで、このラインシード4の上に、AL E法によりGaAs単結晶層5を選択的に成長し、この GaAs単結晶層5の上にLPE法によってGaAs単 50 結晶6を成長する。

【0016】また本発明の第2の原理においては、図1 (B) に示されているように、Si単結晶基板1の上 に、SiOź膜2を形成し、このSiOź膜2にライン 状の関口3を設け、この関口3の中にSi単結晶基板1 の表面を露出させて、結晶成長の種となるラインシード 4を形成し、次いで、第1の成長条件によってラインシ ード4の上に、選択成長GaAs単結晶層7を選択的に 成長し、第2の成長条件によって全面にGaAsを堆積 して、選択成長GaAs単結晶層7の上には非選択成長 GaAs単結晶層8を成長し、SiOz膜2の上には非 10 選択成長GaAs多結晶層(あるいはアモルファス状の GaAs層)9を成長した後、温度を上げて、非選択成 長GaAs単結晶層8をシードにして非選択成長GaA s 多結晶層(あるいはアモルファス状のGaAs層)9 全体を単結晶化する。この第1の成長条件と第2の成長 条件は、成長原料ガス、温度、圧力などの成長条件を変 えることによって実現することができる。

【0017】したがって、本発明の第1の原理および第 2の原理による半導体基板は、単結晶半導体層の大部分 の領域をSi基板と電気的に分離することができ、ま 20 た、再結晶化は横方向に進むために、基板と成長層の結 晶格子が切り離され、格子定数のミスマッチによる転位 の発生を防ぐことができる。

【0018】従来知られていた、Si基板上に形成した 絶縁膜の開口内に半導体層を成長する方法においては、 低温成長法を用いていたため、絶縁膜の閉口内にも多結 晶またはアモルファス状の半導体層が成長するため、シ ード自体が再結晶化したものであるために、結晶性の品 質が悪いという問題があったが、本発明では、絶縁膜の 開口内に最初から単結晶として成長した部分をシードと 30 するために優れた結晶品質の半導体層が得られる。

[0019]

【実施例】(第1実施例)図2(A)~(C)は、第1 実施例の半導体基板の製造方法の工程説明図である。こ の図において、11はSi単結晶基板、12はSiO2 膜、13は開口、14はラインシード、15はALE法 によって成長したGaAs単結晶層、16はLPE法に よって成長したGaAs単結晶である。この工程説明図 に沿って本実施例の製造方法を説明する。

【0020】第1工程(図2(A)参照)

Si単結晶基板11の上に、CVD法により、厚さ20 0 nmのSiOz 膜12を形成する。このSiOz 膜1 2に、フォトリソグラフ法を適用して、幅が狭く一定の 長さを有するライン状の開口13を設け、開口13の底 にS1単結晶基板11の表面を露出させて、この後の結 晶成長の種となるラインシード14を形成する。

【0021】第2工程(図2(B)参照)

このラインシード14の上に、原子層エピタキシー(A LE)法により厚さ300AのGaAs単結晶層15を 選択的に成長する。ALE法によると、化合物半導体を 50 単結晶層、26はGaAs単結晶層、27はGaAs結

形成する元素を一層づつ堆積するため、基板と大きな格 子不整合がある結晶においても結晶性が優れた単結晶層 を形成することができる。なお、この成長法の欠点は成 長速度が遅いことであり、この方法によって厚い結晶層 を成長するのは実際的でない。

【0022】第3工程(図2(C)参照)

ALE法によって形成したGaAs単結晶層15の上に 液相エピタキシー(LPE)法によってGaAs単結晶 16を成長する。この工程においては、GaAs結晶1 6は、ALE法によって形成したGaAs層15の上に 厚さ方向に成長するとともに横方向にも成長するため、 SiOz膜12の上に広く拡がる結晶性の優れたGaA s 単結晶6を形成することができる。

【0023】本実施例においては、ラインシード14の 上にGaAs単結晶層15を成長する工程として、AL E法を採用した理由は、他の気相成長法によってGaA s 単結晶層 1 5 を形成すると、SiO2 膜 1 2 の中の埋 め込みに対して、選択性が弱いが、ALE法によると、 SiOź膜12とSiラインシード14の間の選択性が 優れていること、および、ALE法によってGaAs単 結晶層15を成長すると、ピンホールの発生がきわめて 少ないことである。

【0024】また本実施例によると、S1単結晶基板1 1の上のS i O₂ 膜 1 2 に形成した閉口 1 3 を微小にし たため、GaAs単結晶層15とS1単結晶基板11が 接触する面積が小さくなること、および、ALE法によ り成長したGaAs単結晶層15をシードとしてGaA s 単結晶 16 がSiOz 膜 12 の上に広がって横方向に LPE成長すること、の理由により、GaAs単結晶層 15の表面に生じる可能性がある凹凸および欠陥が、G aAs単結晶16の表面の平坦性に与える影響を小さく することができ、良質の結晶性をもつGaAs結晶16. を得ることができる。

【0025】また、本実施例においては、安価で機械的 強度が強いSi単結晶基板11を使用しているため、表 面にGaAs単結晶16をもち、機械的強度が強い基板 を安価に提供することが可能になる。

【0026】そしてまた、本実施例においては、GaA s 単結晶 1 6 を LPE 成長する種として幅が狭く一定の 40 長さを有するライン状のラインシード14を用いている 理由は、GaAs単結晶16がラインシード14に垂直 の方向に平行に成長するため成長面の形状の制御性がよ く、成長速度が速く、結晶性も優れていることである が、他の形状のシードでも本発明の目的に沿う効果を実 現することができる。

【0027】 (第2実施例) 図3 (A) ~ (D) は、第 2 実施例の半導体基板の製造方法の工程説明図である。 この図において、21はSi単結晶基板、22はSiO 2 膜、23は開口、24はラインシード、25はGaP 7

晶である。この工程説明図に沿って本実施例の製造方法 を説明する。

【0028】第1工程(図3(A)参照)

Si単結晶基板21の上に、CVD法により、厚さ200nmのSiOz膜22を形成する。このSiOz膜22に、フォトリソグラフ法を適用して、ライン状の開口23を設け、開口23の底にSi単結晶基板21の表面を露出させて、この後の結晶成長の種となるラインシード24を形成する。

【0029】第2工程(図3(B)参照) このラインシード24の上に、ALE法により、厚さ3 00ÅのGaP単結晶層25を選択的に成長する。

【0030】第3工程(図3(C)参照)

前工程で形成したGaP単結晶層25の上に、ALE法により厚さ300人のGaAs単結晶層26を選択的に成長する。

【0031】第4工程(図3(D)参照)

ALE法によって形成したGaAs単結晶層26の上に LPE法によってGaAs結晶27を成長する。

【0032】本実施例においては、ラインシード24の 20 上にGaP単結晶層25を選択的に成長した後にGaAs単結晶層26を成長しているが、その理由は、GaP単結晶層25の格子定数がSi単結晶基板21の格子定数と近似しているため、この間の格子欠陥の発生を抑制し、さらにその上に成長するGaAs単結晶層26との間の緩衝層として機能させることである。

【0033】(第3実施例)図4(A)~(D)は、第3実施例の半導体基板の製造方法の工程説明図である。この図において、31はS1単結晶基板、32はA1N膜、33はSiO2膜、34は開口、35はラインシー 30ド、36はA1As単結晶層、36 はA1As多結晶層、37はGaAs結晶である。この工程説明図に沿って本実施例の製造方法を説明する。

【0034】第1工程(図4(A)参照)

Si単結晶基板31の上に、CVD法により、厚さ200nmのA1N膜32を形成し、その上に同様にCVD法により、厚さ200nmのSiOz膜33を形成する。このA1N膜32とSiOz膜33に、フォトリソグラフ法を適用して、ライン状の開口34を設け、開口34の底にSi単結晶基板31の表面を露出させて、こ40の後の結晶成長の種となるラインシード35を形成する。

【0035】第2工程(図4(B)参照) このラインシード35の上に、ALE法により厚さ30 0ÅのAlAs単結晶層36を成長する。この工程におけるAlAs単結晶層36の成長の選択性が低いため、

けるAlAs単結晶層36の成長の選択性が低いため、 SiOz膜33の上にAlAs多結晶層36、が堆積する

【0036】第3工程(図4(C)参照)

SiOz 膜33を選択エッチングして除去し、第2工程 50 となった島状のSiOz 膜47を除去する。

でSiOz膜33の上に形成されていたAlAs多結晶 層36'をリフトオフ的に除去する。

【0037】第4工程(図4(D)参照)

ALE法によって形成したAIAs単結晶層36の上に LPE法によってGaAs結晶37を成長する。

【0038】本実施例は、Si単結晶基板31の表面のラインシード35の上にALE法によってAlAs単結晶層36を成長している点で前記の各実施例とは異なっている。

【0039】このAIAs層36はS1単結晶基板31の上に横方向に二次元的に成長する特長を有するが、他方、ラインシード35の上に選択成長することができず、S1O2 膜33の上にも堆積するという欠点があるため、ラインシード35を画定する絶縁膜としてエッチングレートが異なる2種の絶縁膜、すなわち、本実施例ではA1N膜22とSiO2 膜33を重ねて形成したものを使用し、上層の絶縁膜であるSiO2 膜33の上に堆積したAIAs多結晶層36、をリフトオフ的に除去するようにしている。

【0040】(第4実施例)図5(A)~(D)は、第4実施例の半導体基板の製造方法の工程説明図である。この図において、41はSi単結晶基板、42はSiO 1膜、43は開口、44はラインシード、45はGaAs単結晶層、46はGaAs結晶、47はSiO2膜、48はGaAs結晶である。この工程説明図に沿って本実施例の製造方法を説明する。

【0041】第1工程(図5(A)参照)

Si単結晶基板41の上に、CVD法により、厚さ200nmのSiOz 膜42を形成する。このSiOz 膜42に、フォトリソグラフ法を適用して、ライン状の閉口43を設け、開口43の底にSi単結晶基板41の表面を露出させて、この後の結晶成長の種となるラインシード44を形成する。

【0042】第2工程(図5(B)参照)

このラインシード44の上に、ALE法により厚さ30 0AのGaAs単結晶層45を選択的に成長する。

【0043】第3工程(図5(C)参照)

ALE法によって形成したGaAs単結晶層45からSiO2 膜42の上にかけて、MOVPE法によって厚さ 1μmのGaAs結晶46を成長する。GaAs結晶4 6の上にSiO2 膜47を形成し、このSiO2 膜47 を島状に選択エッチングする。

【0044】第4工程(図5(D)参照)

この選択エッチングによって残されたSi〇2 膜47をマスクにしてGaAs結晶46をエッチング除去し、Si〇2 膜42の上に突出するGaAs結晶46からなるリッジ状のシード46を種にして、LPE法による横方向成長により、Si〇2 膜42の上にGaAs結晶48を成長し、不要

【0045】本実施例によると、SiOz 膜42の上に 突出したGaAS結晶46からなるリッジ状のシード4 6を種にして横方向成長しているため、GaAs結晶4 8の厚さの制御が容易で、その表面を平坦化することが

【0046】 (第5実施例) 図6 (A) ~ (D) は、第 5 実施例の半導体基板の製造方法の工程説明図である。 この図において、51はS1単結晶基板、52はS1O 2 膜、53は開口、54は単結晶のGaAs層、55は 単結晶のGaAs層、56は多結晶またはアモルファス 10 状のGaAs層、57は単結晶のGaAs層、58は厚 い単結晶のGaAs層である。この工程説明図に沿って 本実施例の製造方法を説明する。

【0047】第1工程(図6(A)参照)

Si単結晶基板51の上に、CVD法により、厚さ10 0 nmのSiO₂膜52を形成し、フォトリソグラフ法 によってSiO₂ 膜52に関口53を設け、開口53の 底にSi単結晶基板51の表面を露出させて、この後の 結晶成長の種となるラインシードを形成する。

収納し、水素気流中で1000℃、10分間の熱処理を 行い、開口53を形成する工程において開口53の底の Si単結晶基板51に形成された自然酸化膜を除去す る。Si単結晶基板51の加熱は、Si単結晶基板51 をカーボンサセプタに載せてカーボンサセプタをRF加 熱することにより行う。

【0049】次いで、Si単結晶基板51の温度を50 0℃に下げて、このラインシードの上に単結晶のG a A s 層 5 4 を成長する。この成長方法として、III族の V族のAsの原料ガスであるアルシン(AsHa)を交 互に供給しながら成長するALE法を用い、100nm の厚さになるまで成長する。この結晶成長では、GaA s層54は、SiO₂膜52の開口53の底のSi単結 晶基板51のラインシード上だけに成長し、SiO₂膜 52上には全く成長しない。

【0050】第2工程(図6(B)参照)

III族のGaの原料ガスを、トリメチルガリウム(T MG) からトリエチルガリウム (TEGa) に変え、V 族のAsの原料はそのままアルシン(AsHa)を供給 40 半導体層の再結晶化を帯域溶融再結晶装置(ZMR装 してALE法によって成長を統行する。

【0051】この成長によって、単結晶のGaAs層5 4の上には単結晶のGaAs層55が成長するが、Si Oz 膜52の上には多結晶またはアモルファス状のGa As 層 5 6 が成長する。

【0052】第3工程(図6(C)参照)

アルシン(AsH。)を流したままで、温度を750~ 900℃に上昇して放置する。この過程で、単結晶のG aAs層55がシードとなり、このシードに隣接してい GaAs層56が再結晶し、この単結晶化が徐々に拡大 して、最後に多結晶またはアモルファス状のGaAs層 56全域が単結晶化される。

10

【0053】なお、第2工程において、単結晶のGaA s 層 5 4 の上に多結晶またはアモルファス状のG a A s 層55が成長することがあるが、その場合は、この工程 において、単結晶のGaAs層54がシードになって、 その上に成長している多結晶またはアモルファス状のG aAs層55および56が再結晶化され、広い単結晶の G a A s 層 5 7 が形成される。

【0054】第4工程(図6(D)参照)

上記の工程によって形成された広い単結晶のGaAs層 57の上に、MOVPE法によって、目的とする半導体 装置を構成する基板として必要な電気的特性をもった厚 い単結晶のGaAs層58を形成する。

【0055】 (第5実施例の変形態様) 以下、上記第5 実施例の変形態様を挙げる。

(1) 第5 実施例においては、安価で機械的強度が高い Si基板上にGaAs層を成長する工程を説明している 【0048】このSi単結晶基板51を結晶成長装置に 20 が、本発明は、GaAs等の化合物半導体を基板として 用いる場合にも適用でき、さらに、GaAs以外の化合 物半導体層を成長する場合にも適用できる。化合物半導 体の基板を用いる場合は、成長のための加熱によって自 然酸化膜が消失するため成長前の熱処理は不要である。

【0056】(2)第5実施例の第1工程と第2工程に おける選択成長は、MOVPE法によっても可能であ る。この場合、半導体層の成長圧力を10 Torr以下 にするとIII族元素を含む原料ガスにTMGaを用い た状態で強い選択性が得られ、成長を停止して圧力を上 Gaの原料ガスであるトリメチルガリウム(TMG)と 30 げると選択性の弱い成長が可能になる。しかし、MOV PE法による場合は、ALE法による場合のように平坦 な成長層を形成することが困難である。

> 【0057】(3)基板上に形成したS1O2膜の開口 の底に形成されるシード領域は1個でなくてもよく、複 数箇所形成したほうが良好な結晶を得られることがあ る。

(4) 再結晶化工程は、一旦成長装置から半導体基板を 取り出した後、帯域溶融再結晶化法(2MR)によって 単結晶化することもでき、また、半導体層の成長とその 置) 内で一貫して行うこともできる。

【0058】図7は、本発明の第5実施例の結晶再成長 工程で用いることができるZMR装置の構成説明図であ る。この図において、61はカーポン製サセプタ、62 は線状の高温領域、63,64は低温領域、65は半導 体基板、66は石英反応管、67は誘導コイル、68は 押し棒、69は原料ガスである。

【0059】この2MR装置を用いて、半導体基板の上 に単結晶を形成する方法を簡単に説明する。石英反応管 るSiOx 膜52の上の多結晶またはアモルファス状の 50 66の内部に設置されたカーボン製サセプタ61は、石 11

英反応管66の外に配置された誘導コイル67によって 加熱されるようになっている。そして、このカーボン製 サセプタ61の表面の中央部には、紙面に垂直に延びる 線状の高温領域62が形成され、この線状の高温領域62以外の部分には加熱パッファ板が載置されて低温領域63,64が形成されている。

【0060】このZMR装置の中に設置されたカーボン 製サセプタ61の左端の平坦な部分に半導体基板65を 載置し、適当な成長温度に維持した状態でZMR装置の 右端から原料ガス69を供給して、ALE法とMOVP 10 E法によって半導体基板65の上に前述した方法によっ て、シードとなる化合物半導体の単結晶層と多結晶層あ るいはアモルファス層を成長する。

【0061】所定の厚さの化合物半導体の多結晶層あるいはアモルファス層を成長した後、温度を調整したあと、半導体基板65を押し棒68によって右側に移動し、シードとなる単結晶層を線状の高温領域62の上に置いて高温にした後、半導体基板65を徐々に右側に移動することによって、多結晶層あるいはアモルファス層を再結晶化する。なお、GaAs単結晶層等の蒸気圧の20高い元素を成長する場合は、その元素を含む雰囲気中で処理することが必要である。

[0062]

【発明の効果】以上説明したように、本発明によれば、 光半導体装置あるいは高速半導体装置などに用いる、機 械的強度が強く、結晶性が優れ、安価な化合物半導体成 12

長用基板を提供することができ、化合物半導体を使用した半導体装置の開発に寄与するところが大きい。

【図面の簡単な説明】

【図1】(A), (B) は本発明の半導体基板の製造方法の原理説明図である。

【図2】(A)~(C)は第1実施例の半導体基板の製造方法の工程説明図である。

【図3】(A)~(D)は第2実施例の半導体基板の製造方法の工程説明図である。

7 【図4】(A)~(D)は第3実施例の半導体基板の製造方法の工程説明図である。

【図5】(A)~(D)は第4実施例の半導体基板の製造方法の工程説明図である。

【図6】(A)~(D)は第5実施例の半導体基板の製造方法の工程説明図である。


【図7】第5実施例の結晶再成長工程で用いることができる2MR装置の構成説明図である。

【符号の説明】

- 1 Si単結晶基板2 SiOz 膜
- 20 3 開口
 - 4 ラインシード
 - 5 GaAs単結晶層(ALE)
 - 6 GaAs単結晶層(LPE)
 - 7 選択成長GaAs単結晶層
 - 8 非選択成長GaAs単結晶層
 - 9 非選択成長GaAs多結晶層


【図7】


第5 実施例の結晶再成長工程で用いることができる ZMR 装置の構成説明図




【図1】

本発明の半導体基板の製造方法の原理説明図







第2実施例の半導体基板の製造方法の工程説明図




【図2】

第1実施例の半導体基板の製造方法の工程説明図









[図6]

第5実施例の半導体基板の製造方法の工程説明図




[図4]

第3実施例の半導体基板の製造方法の工程説明図



【図5】

第4 実施例の半導体基板の製造方法の工程説明図



THIS PAGE BLANK (USPTO)